Patent Number:

JP61256673

Publication date:

1986-11-14

Inventor(s):

SUGAYA SHINJI

Applicant(s)::

**FUJITSU LTD** 

Requested Patent:

**I** JP61256673

Application Number: JP19850098275 19850508

Priority Number(s):

IPC Classification:

H01L29/78

EC Classification:

Equivalents:

#### Abstract

PURPOSE: To highly integrate a semiconductor device in a high density by forming a lontigudinal memory area made of two cells with a common control gate.

CONSTITUTION:A control gate (CG)1 buried continuously in one direction, float ing gates (FG) 2 at both sides of the gate 1, an n<+> type source region 4 formed commonly on a bottom, n<+> type drain regions 5 formed on a surface layer and individually separated at sides, a p-type channel region 6 formed thereunder, aluminum wirings 7 connected by a window with the drain regions and formed perpendicularly to the CG, and a trench isolation region 8 for forming cells in a zigzag shape are provided. The CG line 1 is disposed at the center common ly, the two FG 2 and the two regions 6, i.e., the two cells commonly provided with the CG are formed longitudinally back-to-back, and provided in a matrix shape as one memory area. Thus, the cell area can be reduced planely, and highly integrated.

Data supplied from the esp@cenet database - I2

# @ 公開特許公報(A) 昭61-256673

@Int\_Cl\_4

識別記号

庁内整理番号

❸公開 昭和61年(1986)11月14日

H 01 L 29/78

7514-5F

審査請求 未請求 発明の数 1 (全5頁)

**9**発明の名称 半導体装置

②特 願 昭60-98275

20出 願 昭60(1985)5月8日.

⑩発 明 者 菅 谷 慎 二

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社 川崎市中原区上小田中1015番地

砂代 理 人 弁理士 松岡 宏四郎

#### 明知書

1. 発明の名称

半導体装置

2. 特許請求の範囲

3. 発明の詳細な説明

[概要]

底面の一導電型半導体層を共通のソース(又は、

本発明は半導体装置のうち、特に、高集積化に 適したBPROMの構造に関する。

従来、EPROM (Brasable Programmable ROM) は消去可能なROMとして早くから開発され、後開発のBEPROM (電気的に消去可能な

ROM)よりも製作が容易で、且つ、利用者がメ モリ内容を知られたくない等の要望が満たされる ため、今なお根強い需要によつて製造されており、 1メガビット程度の高集積化のものも作成されて いる。

従つて、このようなEPROMにおいても、他 のメモリと同じく、その高集積化について十分に 配慮されなければならない。

[従来の技術と発明が解決しようとする問題点] 従前には数種の構造のEPROMが開発された が、現在、使用されているEPROMは1トラン ジスタ構成のnチャネル形チャネル住入構造のも のが主流で、第5図はそのBPROMの断面図を 示している。1はコントロールゲート(以下、C Gと略称す), 2はフローティングゲート(以下、 FGと略称す)、3はn形領域からなるドレイン またはソースで、本例は並列した2つのセルを図 示している。

周知のように、書込みにはCGとドレインに高 電圧を印加して、ソース・ドレイン間にチャネル

電流を流して行なわれ、一方、消去には紫外線を 照射して行なわれる。

本発明は、このようなメモリの大容量化が可能 な縦形の埋役EPROM構造を提案するものであ

#### [問題点を解決するための手段]

その目的は、共選のソース(又は、ドレイン) となる一導電型半導体層上に反対導電型半遠体層 が設けられ、核反対導電型半導体層の同一深さ位 置に、一方向に連続して埋没したコントロールゲ ートが設けられ、核コントロールゲートの面側に 絶縁膜を介して個々に分離されたフローティング ゲートが同じく埋役して設けられ、且つ、抜フロ ーティングゲートの前記コントロールゲートとは 反対側の前記反対導電型半導体層の表面に、同じ く個々に分離された一導電型ドレイン(又は、ソ ース)が設けられて、前記コントロールゲートを 共通にした2つのセルからなる縦形メモリ領域が 設けられている半導体装置によつて達成される。

[作用]

即ち、本発明は反対導電型のチャネル領域を共 ・ 遺にした 2 つのBPROMセルを背中合わせに経 形に形成し、これを1つのメモリ領域として、こ れをマトリックス状に設ける。且つ、CGは一方 向に連続し、埋役して形成され、このCGに対し てFGはその両側に設けられており、ソース(又 は、ドレイン) は底面で共通になつている。

そうすると、平面的にセル面積は縮小され高集 積化される。

#### [実施例]

以下、図面を参照して実施例によつて詳細に説 萌する。

第1図は本発明にかかるEPROMの断面図で、 第2図はその平面図、第3図は他の断面図である。 且つ、第1図は第2図のAA 断面図を示してお り、更に、第3回は第2回のBB'断面図を示し

図において、1は一方向に連続して埋役された CG、 2 はその両側の FG、 4 は底面に共通して 設けられたロ\*型ソース領域面、5は安層に設け

られ、且つ、個々に側方とは分離された n + 型ド レイン領域、6はその下のp型のチャネル領域。 7はn\*型ドレイン領域に窓部で接続し、CGと は直交して設けられたアルミニウム配線。 8 はセ ルを千鳥状に形成するためのトレンチアイソレー ション領域である。尚、第2図に示す平面図には、 アルミニウム配線は点線でのみ図示しており、こ れは内部を判り易くするためである。

第1図はCGライン1を中央にして、このCG を共通にした断面図が示され、2つのFG2と2 つのチャネル領域6、即ち、CGを共通にした2 つのセルが明示されている。第3図はp型チャネ ル領域6を共通にし、CG1の異なるセルが明示 されている断面図である。上記の[作用]で説明 した『2つのBPROMセルを背中合わせに縦形 に形成し」と云うことは第1図を説明した言葉で ある。また、前配の〔概要〕で述べた『反対道電 型半導体層(チャネル領域)を中央にして両側に フローティングゲートを設けた2つのメモリセル 領域が共通のコントロールゲートに挟まれて』と

云うことは第3図を説明した貫葉である。

このような構造として、書込みには、従来と同様に、CG1とドレイン5に高電圧を印加し、ソース4とドレイン5との間にチャネル電波を流す。そうすると、ドレイン近傍にホットエレクトロンが発生して、FGにチャージされる。消去も同じく、紫外線が照射される。

次に、その形成方法の概要を第4図(a)~(i)の形成工程順断面図で説明する。まず、同図(a)に示すように、p型シリコン基板10に n \*型埋投層 4 (共通のソース領域となる層)を形成し、その上にp型シリコン層 6 (チャネル領域となる層)をエピタキシャル成長する。

次いで、第4図のに示すように、二酸化シリコン (SiO2) 膜を介した窒化シリコン (Sio N ) 膜11を選択的に形成した後、垂直エッチングして、一定方向に沸12を形成する。ここに、垂直エッチングとは、公知のリアクティブイオンエッチングを用いて、縦方向にエッチングする方法である。次いで、同図のに示すように、Sio N 4 膜

11を残したまま、再びSiO2膜を介したSi。N4膜13を表面および溝12の中にも形成し、これを再び垂直エッチングして、溝の底面のSiaN4膜のみを除去する。即ち、SiaN4膜13を被着すると、表面には二重のSiaN4膜が形成されるから、垂直エッチングして溝の底面のSiaN4膜を除去しても、なお、表面にはSiaN4膜11が残存し、又、垂直エッチングであるから、溝の側面のSiaN4膜13も残存するわけである。

次いで、第4図(d)に示すように、ウェット酸化気流中で酸化して、沸底面に厚いSiO2 膜14を形成した後、SiO2 膜を介したSi。 N4 膜11, 13を全面除去する。ここで、次に、沸の側面のチャネル領域を高濃度のp型不純物領域とした方がBPROMの性能向上には望ましく、それを行なう場合には硼珪酸ガラス(BSG)を全面に被着し、これを更に垂直エッチングして沸の側面にのみる建酸ガラスを残し、次いて、熱処理して側面にない。

次いで、第4図(0)に示すように、表面および溝 表面にSiO2 膜15を形成し、その上に膜厚数1000 Aの多結晶シリコン膜2 (FGとなる膜)を気相 成長 (CVD) 法で被着し、更に、これを垂直エッチングする。そうすると、図のように、溝側面 にのみ多結晶シリコン膜2を残存させることができる。

次いで、第4図(f)に示すように、多結晶シリコン膜2の表面を酸化して、SiO2膜16を形成した後、再び多結晶シリコン膜1 (CGとなる膜)をCVD法で被着して沸12を埋没させ、表面等に余分に被着した多結晶シリコン膜はエッチバックして除去して表面を平坦化し、更に、その表面を酸化する。

次いで、千鳥状に形成するためのトレンチアイソレーションを行なうが、これを第4図的に示す 断面図で説明する。上記第4図(a)~(f)は第2図のAA・断面(第1図の断面)で説明してきたが、 第4図(6)および(f)は第2図のBB・断面で、且つ、 これを直線延長したBB"断面図で、この図によ つて説明する。

第4図はに示すように、トレンチアイソレーション部分 8 を選択的にエッチング除去する。トレンチアイソレーション部分はp型シリコン層 6 とその両側のFG部分で、これをn\*型埋役層 4 に達するまでエッチング除去する。次いで、第4図(M)に示すように、そのアイソレーション部分をCVD法で被着させたSiO2 膜17で埋役させる。この時、表面等に余分に被着したSiO2 膜はエッチバックして除去し、表面を平坦化する。

次いで、第4図(I)に示すように、表面から砒素を拡散して、n \* 型ドレイン5を形成する。このドレイン形成はROMの周辺回路として設けられるMOS素子のソース。ドレインと同時に形成される。次いで、表面に層間絶縁膜を形成し、窓閉けしてアルミニウム膜を被着し、これをパターンニングして、第1図に示すように、アルミニウム配線7を形成して、仕上げる。

以上が形成工程であるが、ここに説明したように、本発明にかかる BPROM は縦方向にチャネ

### 特開昭61-256673(4)

ル領域が形成されており、表面のセル占有面積が 小さくでき、しかも、セル自身は縦方向に形成さ れるから、余り小形にしなくてもよい。セル自身 が一定の大きさを有することは、メモリの性能上 から好ましいことである。

更に、その形成工程はマスクを用いたパターンニング工程が少なく、セルフアライン方式であるため、微細化にも好適である。マスク工程は溝12を形成するためのSi。N。膜11のパターンニング工程、トレンチアイソレーション部分をエッチングするためのマスクパターンニング工程、アルミニウム配線のための窓開け工程と配線パターン工程のみである。従つて、極めて少なく、それだけ微細化が容易である。

### [発明の効果]

上記の説明から明らかなように、本発明によればBPROMを経方向に形成して、署しく高密度化・高集積化することができる。

#### 4. 図面の簡単な説明

第1図は本発明にかかるBPROMの断面図、

第2図は本発明にかかるEPROMの平面図、 第3図は本発明にかかるEPROMの他の断面図、 第4図はその形成工程順断面図、 第5図は従来のEPROMの断面図である。

1 はコントロールゲート (CG)、 2 はフローティングゲート (FG)、 4 は共通の n・型ソース領域面、

5 はn゚型ドレイン領域、

図において、


6 はp型チャネル領域、


7はアルミニウム配線、

8 はトレンチアイソレーション領域 を示している。

代理人 弁理士 松 岡 宏 四









本発明。形成工程機劃面図 第 4 回

## 持開昭61-256673(5)





従来のEPROMの街面図 第 5 図